伺服器 CPU 面向穩定性、擴展性、RAS 特性,參數解讀需結合架構與工作負載,不可單看主頻。
單位 MHz/GHz,公式:主頻 = 外頻 × 倍頻。不等於實際運算速度。架構效率差異大:1 GHz Itanium ≈ 2.66 GHz Xeon/Opteron;1.5 GHz Itanium 2 ≈ 4 GHz Xeon/Opteron。主頻僅反映時脈震盪速度,流水線深度、指令級並行、快取命中率共同決定實際吞吐。
CPU 與北橋/記憶體控制器傳輸速度。頻寬公式:頻寬 = (FSB頻率 × 資料位寬) / 8。例:800 MHz FSB + 64-bit → 6.4 GB/s。外頻 ≠ FSB:外頻為同步基準時脈,FSB 為實際資料傳輸率。HyperTransport/QPI 架構整合記憶體控制器,FSB 邏輯消失,改以點對點互連頻寬衡量。
系統基準時脈,決定 CPU、記憶體、晶片組同步速度。伺服器嚴禁超頻:改變外頻導致異步運行,引發系統不穩定。台式機可異步,伺服器不可。
主頻/外頻比率。同外頻下高倍頻易造成「瓶頸」:運算速度遠超資料供給速度。現代 CPU 多鎖定倍頻,超頻僅透過外頻(極少數工程樣品解鎖)。
| 層級 | 特徵 | 典型容量(伺服器) | 影響 |
|---|---|---|---|
| L1 | 核心內部,分指令/資料,核心頻率運行 | 32-256 KB | 命中率直接影響 IPC |
| L2 | 核心獨享或模組共享,核心/半核心頻率 | 256 KB - 2 MB | 容量越大越好,減少 L3/記憶體存取 |
| L3 | 多核心共享,早期外置現內置 | 2 MB - 60 MB+ | 降低記憶體延遲,大數據集工作集受益顯著 |
L3 歷程:AMD K6-III(主板級)→ Itanium(晶片級)→ P4 EE/Xeon MP → 現代多核心全內置。大 L3 提升檔案系統快取效率、減少磁碟 I/O、縮短處理器佇列長度。
核心電壓隨製程微縮而降(如 1.2V → 0.8V),I/O 電壓維持 1.0-1.8V 兼容介面標準。低電壓降低功耗與發熱,提升能效比。
nm 數值指電路線寬。180→130→90→65→45→32→22→14→10→7→5→3 nm。密度提升意味著同面積塞入更多電晶體,支援更多核心、更大快取、更複雜單核心架構。