FPGA 開發：Quartus II 與 ISE 下 ROM 初始化文件（.mif/.hex/.coe）生成與仿真流程對比

前言

FPGA 設計中 ROM/IP 核初始化文件格式因工具鏈異而異：Quartus II 使用 .mif/.hex，Vivado/ISE 使用 .coe。本文對比兩大主流工具鏈的 ROM 創建、初始化文件編寫、仿真模型生成、ModelSim 仿真全流程，特別說明 ISE 下 .coe → Core Generator → .mif 的雙重轉換機制。

一、Quartus II 流程（.mif/.hex 直驅）

1. IP 目錄創建 ROM：Tools → IP Catalog → Memory Blocks → ROM：1-PORT/2-PORT，設定深度/寬度，勾選「Initialization file」，生成 .qip、.v/.vhd、.mif 模板。
2. 編寫 .mif 文件：

   WIDTH=8;
   DEPTH=256;
   ADDRESS_RADIX=HEX;
   DATA_RADIX=HEX;
   CONTENT BEGIN
       00 : 1A;
       01 : 2B;
       ...
       FF : 00;
   END;

3. 編譯綜合：Quartus 自動讀取 .mif 初始化 ROM 內容。
4. ModelSim 仿真：將 .mif 複製到仿真工作目錄，編譯仿真模型（vsim -L altera_mf_ver），波形直接顯示 ROM 數據輸出。

二、ISE/Vivado 流程（.coe → Core Generator → .mif）

1. Core Generator 創建 ROM：Tools → Core Generator → Block Memory Generator → Single Port ROM，設定參數，Coe File 欄位指定 .coe 文件。
2. 編寫 .coe 文件（語法極簡）：

   MEMORY_INITIALIZATION_RADIX=16;  // 16 進制
   MEMORY_INITIALIZATION_VECTOR=
   0A,
   0B,
   0C,
   ... ;  // 最後一個數據以分號結束，中間逗號/換行/空格皆可

3. 生成結果：Core Generator 讀取 .coe，輸出 .ngc 網表、**自動生成 .mif 文件**（供 ModelSim 仿真用）、.v/.vhd 例化模板。
4. ModelSim 仿真：將生成的 .mif 複製到仿真目錄，編譯 unisims_ver 庫，運行仿真。